Обработка сигналов в системах телекоммуникаций

Отечественная СБИС декодера цифрового телевизионного сигнала К1879ХБ1Я
Шевченко П.А.

ЗАО НТЦ «Модуль»

Основой элементной базы любой современной цифровой телевизионной приставки является микросхема декодера цифрового телевизионного сигнала класса системы на кристалле. Система на кристалле (СнК) декодера цифрового телевизионного сигнала, разработанная в ЗАО НТЦ «Модуль», допускает возможность создания различных конфигураций телевизионной приставки, от бюджетной до hi-end класса.

Структура и характеристики СБИС ДЦТС

В основе системы на кристалле декодирования и обработки аудио и видео информации для устройств цифрового телевидения лежит центральный процессор ARM1176JZF-S (см. рисунок 1). Обмен данными в системе осуществляется по шинам данных в соответствии со спецификацией AMBA 3.0 AXI.

Основными преимуществами ядра ARM1176JZF S являются: производительная архитектура версии v6, наличие интегрированных в ядро кэшей команд и данных и сверхоперативной памяти команд и данных TCM (Tight Coupled Memory), поддержка новейшего формата шины – AMBA 3.0 AXI, наличие сопроцессора для работы с данными в формате с плавающей точкой. Ядро поддерживает работу с 64-разрядными данными.



Рис. 1. Структура СБИС ДЦТС

Взаимодействие между отдельными устройствами системы обеспечивается настраиваемой матрицей коммутации (interconnect matrix unit). Матрица коммутации осуществляет возможность одновременной передачи данных от нескольких источников к нескольким приемникам. В том числе, используется пакетный режим передачи данных и возможность одновременной передачи нескольких пакетов данных с чередованием данных из разных пакетов от разных источников.

Многоканальный контроллер прямого доступа в память (ПДП) обеспечивает загрузку данных в требуемые области памяти. Система использует иерархическую многоуровневую систему памяти для максимальной загрузки данными всех вычислительных устройств системы.

Система памяти содержит четыре банка внутренней памяти общим объемом 8 Мбит, два интерфейса с внешней динамической памятью типа DDR2, интерфейсы с внешней flash памятью. Такая конфигурация в сочетании с кэшем команд и даных, памятью TCM процессора ARM обеспечивает иерархическую систему памяти с высокой пропускной способностью.

Видеопроцессор включает мультистандартный блок декодирования видео сигнала, 2D графический ускоритель и видеоконтроллер высокого разрешения с поддержкой функций масштабирования и наложения графических и видео слоев.

Аудиопроцессор содержит ЦПС на основе ядра NeuroMatrix, позволяющий программно решать задачи декодирования аудио сигнала. Многоканальный аудиоконтроллер поддерживает выдачу аудио сигнала по интерфейсам I²S и S/PDIF.

Цифровой интерфейс HDMI с поддержкой функции HDCP обеспечивает возможность построения устройств без использования дополнительных внешних компонент в аудио и видео тракте.

Система содержит DVB процессор, включающий: демультиплексор транспортного потока TSP, осуществляющего разбор транспортного потока от нескольких источников, криптопроцессор, поддерживающий основные алгоритмы условного доступа, в том числе, CSA, DES, 3DES. Возможно подключение внешних модулей условного доступа по интерфейсу DVB-CI и работа со смарт-картами. Уникальные для микросхемы ключи хранятся в однократно программируемом ППЗУ.

Многочисленные коммуникационные интерфейсы обеспечивают возможность построения на базе описываемой микросхемы линейки устройств с различными потребительскими свойствами используя, при этом, минимальное количество дополнительных микросхем.

Формирование системы из набора IP блоков

Система на кристалле построена на основе готовых функциональных блоков. Такой подход обеспечивает возможность максимальной унификации системы и значительно упрощает адаптацию необходимого программного обеспечения. Собственно говоря, большая часть программного обеспечения для процессоров ARM из имеющегося на рынке, может исполняться системой без внесения каких-либо изменений, либо с минимальной адаптацией.

СБИС включает в свой состав IP блоки многих известных производителей, таких как: ARM, Silicon Image, Fujitsu, Aeroflex Gaisler, Takumi.

В то же время, микросхема включает набор IP блоков собственной разработки: видео и аудио контроллеры, контроллер NAND Flash памяти, ЦПС на основе ядра NMC3, блок декодирования транспортного потока и криптопроцессор.

Использование IP блоков различных поставщиков порождает потенциальные проблемы согласования их работы в составе системы.

Типичными задачами интеграции сторонних IP блоков в систему являются:

• 
  Согласование интерфейсов блоков, как на физическом уровне, так и на уровне транзакций. Разрабатываются оболочки для согласования протоколов работы шинных интерфейсов.
  
• 
  Согласование программных интерфейсов блоков, например, форматов данных при их размещении в памяти. Решение этих задач может потребовать как модификаций в программном коде, так и разработки аппаратных блоков, формирующих данные в требуемом формате.
  
• 
  Разработка дополнительных моделей тестового окружения и функциональных тестов, отрабатывающих сценарии работы, характерные для разрабатываемой СБИС.
  

Таким образом, использование готовых IP, хотя и снижает трудозатраты по общей разработке системы, но, все равно, объем работ по интеграции таких блоков может оказаться значительным.

Характеристики микросхемы.

В таблице 1 приведены технические параметры кристалла.

Таблица 1 Технические параметры микросхемы.

Технология изготовления	КМОП 90 нм
Размер кристалла	8 х 8 мм
Напряжение питания	1,2/1,8/3,3 В
Типовая мощность потребления	<2 Вт
Частота ядра	324 МГц
Частота внутренней шины	162 МГц
Объем внутренней памяти	8 Мбит
Тип корпуса	BGA544

Характеристики микросхемы вполне могут позволить ей занять достойное место на отечественном рынке, в различных областях применения, от цифровых телевизионных приставок бюджетного уровня до многофункциональных мультимедийных центров.

Основные принципы организации разработки

Организация разработки и отладки системы строится на следующих принципах:

• 
  Многоступенчатая отладка системы на всех этапах проектирования. Тестовые последовательности формируются на этапе разработки отдельных блоков системы и используются для проверки системы вплоть до испытаний прототипа устройства на базе СБИС.
  
• 
  Отладка попарного взаимодействия между отдельными блоками системы, как на уровне физических интерфейсов, так и на уровне приложений.
  
• 
  Отладка в сочетании с разработкой ПО, позволяющая отработать реалистичные сценарии функционирования системы.
  
• 
  Раннее прототипирование целевой системы. Основная стратегия отладки– выявление возможных ошибок на ранних этапах разработки, когда их исправление обходится дешевле.
  

Отладка СБИС возможна тремя методами: логическим моделированием СБИС или ее частей; прототипированием частей СБИС; отладкой тестовых кристаллов. Логическое моделирование – достаточно медленный процесс, обеспечивающий частоту работы устройства в 10²-10³ Гц, что в 10⁶ раз меньше реальных рабочих частот. Создание тестовых кристаллов – процесс длительный и дорогостоящий.

Таким образом, наиболее эффективным средством отладки блоков СБИС является прототипирование.

Для отладки проекта СБИС ДЦТС была разработана специализированная аппаратно-программная платформа (АПП).

Опыт использования АПП при разработке СБИС ДЦТС продемонстрировал ее эффективность при отладке. Использование АПП позволило выявить ряд функциональных ошибок на ранних стадиях проектирования и разработать и отладить ПО устройств СБИС до изготовления микросхемы, ускорив, таким образом, отладку конечного устройства.

Заключение

В данной публикации изложена концепция построения СБИС на основе требований к конечным устройствам и используемому ПО. На примере СБИС ДЦТС показано как требования к микросхеме определяются из функциональных задач и структуры устройства телевизионного приемника.

Дается описание основных характеристик микросхемы. Описано построение структуры СБИС с использованием различных IP, особенности совместного применения в системе блоков различных типов и разработчиков.

Изложены основные принципы организации разработки и отладки проекта, в том числе, аспекты использования аппаратно-программной платформы проектирования СБИС в качестве основного инструмента аппаратно-программной верификации сложных функциональных блоков микросхемы и создания программного обеспечения устройств на основе СБИС.

Литература

1. 
   М. Симонов, А. Лейбов, Ю. Шавдия Переход на цифровое телевизионное вещание в Российской Федерации // Электроника: Наука, Технология, Бизнес. - 2007. - №8. - С. 20-27.
   
2. 
   П.А. Шевченко, А.В. Шкуренко Декодер цифрового телевизионного сигнала высокой четкости: система на кристалле // Электроника: Наука, Технология, Бизнес. - 2007. - №8. - С. 62-66.
   
3. 
   К. Быструшкин Современная элементная база для аналого-цифровых телевизоров TV/DVB // Электронные компоненты. - 2002. - №6. - С. 1-4.
   
4. 
   П.А. Шевченко Платформа для разработки СБИС декодера ТВ-сигнала // Электроника: Наука, Технология, Бизнес – 2010 - №3 – С. 60-65.
   
5. 
   П.А. Шевченко СБИС декодера цифрового телевизионного сигнала. Технология разработки // «Проблемы разработки перспективных микро- и наноэлектронных систем – 2010 (МЭС-2010)» Сборник трудов под общ. ред. академика РАН А.Л. Стемпковского. – М.: ИППМ РАН, 2010. – С. 320-325
   

Native Digital Television Decoder VLSI

Shevchenko P.

RC “Module”Abstract
The brief description of SD/HD H.264 Decoder SoC, key features and possible application area are presented. The SoC architecture concept includes trace of features and requirements from the end-product. These requirements incorporate characteristics of hardware including chip and reference board and software including drivers and cross-compilation design tools. The chip structure is described. It contains third party IPs and proprietary blocks. The problem of mixing blocks of different types into one SoC is taken onto account.

The base principles of project design and debug are considered in this article. These principles include aspects of hardware/software chip design platform usage. This platform is a main tool for software/hardware IP co-verification and embedded software design for products that are based on SD/HD H.264 Decoder SoC.



Проектирование СФ-блока видеоконтроллера высокого разрешения для систем цифрового телевидения
Янкевич Е.А, Груздев А.Е, Залетов В.Ю, Севрюков В.В, Словик А.Ю.
ЗАО НТЦ «Модуль»
Видеоконтроллер высокого разрешения (ВКВР или видеоконтроллер) предназначен для считывания видеоданных из видеостраниц в системной памяти, преобразования изображения и передачи его на устройства, осуществляющие кодирование видеосигнала в формат, воспринимаемый оконечными.

Видеоконтроллер рассчитан на применение в составе СнК с системной шиной AXI высокой степени интеграции и может использоваться в цифровых фотоаппаратах, видеокамерах, DVD-плеерах, телевизионных приставках и цифровых телевизорах.

Контроллер предназначен для формирования видеосигнала во всем спектре телевизионных разрешений, вплоть до разрешений высокой четкости, поддерживает аппаратное наложение слоя графики и меню на основное видеоизображение с программируемым коэффициентом прозрачности, позволяет масштабировать видеоизображение с произвольными коэффициентами по вертикали и горизонтали, поддерживает функцию PIP (picture-in-a-picture), поддерживает передачу стереоскопического видеоизображения в формате 3D согласно спецификации HDMI 1.4a. Контроллер отличается небольшой площадью, занимаемой на кристалле. Контроллер имеет стандартные внешние интерфейсы, позволяющие разработчикам СнК интегрировать его в свои проекты с минимальными затратами.

Данная разработка позволяет решить проблему замещения дорогих в лицензировании импортных СФ-блоков в области промежуточной обработки и вывода видеоизображения высокого разрешения. Благодаря снижению стоимости лицензирования отечественного видеоконтроллера высокого разрешения по сравнению с зарубежными аналогами обеспечивается значительный экономический эффект.

Видеоконтроллер предназначен для использования в системах на кристалле, построенных на основе интерфейса AMBA 3 AXI. Предполагается наличие в составе системы управляющего процессора, и внешней по отношению к видеоконтроллеру оперативной памяти для хранения отображаемых страниц (видеобуфера). Кроме того, для функционирования контроллера требуется наличие интерфейса AMBA 3 APB, предназначенного для конфигурирования видеоконтроллера, а также внешний программируемый генератор частоты. К выходам видеоконтроллера подключаются формирователи телевизионного сигнала высокой и стандартной четкости.

На вход видеоконтроллера поступают видеоданные в форматах представления YCbCr 4:2:2 и/или YCbCr 4:2:0, которые преобразуются видеоконтроллером в цифровые выходные сигналы в соответствии со стандартами ITU-R BT.656 или EIA/CEA-861-B с соотношением сторон 4:3 или 16:9. Видеоконтроллером поддерживается режим телевидения высокой четкости (HD) при соответствии выходных данных стандарту EIA/CEA-861-B. Сигналы пиксельной и системной синхронизации поступают в видеоконтроллер от внешних программируемых генераторов синхросигналов. Схема типового применения видеоконтроллера отображена на рисунке 1.

Итоговое видимое изображение формируется путем смешения видеоконтроллером нескольких видеослоев, поступающих на вход видеоконтроллера. В таблице1 представлены характеристики входных слоев видеоконтроллера.



Рис. 1. Схема типового применения

Входной видеослой	Тип представления видеоданных	Максимальное разрешение кадра
Основной	YCbCr 4:2:0 или 4:2:2, 8 бит на компоненту	1920х1080 точек
Графический	(A)RGB 32, 16, 8 разрядные форматы представления цвета	1920х1080 точек

Таблица 1 Характеристики входных слоев видеоконтроллера

Итоговое видимое изображение выдается из видеоконтроллера посредством его выходных цифровых интерфейсов. Видеоконтроллер имеет выходные интерфейсы стандартной и высокой четкости. При этом активен только один из этих интерфейсов.

На рисунке 2 приведена общая структурная схема видеоконтроллера. Ниже дано краткое описание основных функциональных блоков видеоконтроллера.

APB_Slave – блок системного интерфейса управления обеспечивает прием и выдачу конфигурационной информации видеоконтроллера по запросу внешнего ведущего устройства. Реализуется контроллером ведомого на шине AMBA APB, в соответствии со спецификацией AMBA™ 3 APB Protocol v1.0. Асинхронен с каналами данных AXI.

Control – устройство управления видеоконтроллером –управляет режимами работы видеоконтроллера, преобразует внутренние управляющие сигналы и вырабатывает сигналы прерываний.

Register Set – набор внутренних регистров видеоконтроллера, обеспечивает хранение управляющей информации и внутреннего состояния видеоконтроллера.

DMA_MVL_RD X – контроллер прямого доступа в память для чтения видеоданных – обеспечивает генерацию запросов в память для загрузки видеоданных в канал обработки видеоданных. Имеет интерфейс AMBA® AXI Protocol v1.0. Содержит интерфейсные входные буфера, обеспечивающие нивелирование возможной задержки поступления видеоданных по шине, осуществляющие преобразование данных из форматов интерфейсной шины в форматы, используемые при обработке в канале видеослоя.



Рис. 2. Структурная схема видеоконтроллера высокого разрешения

DMA_MVL_WR X – контроллер прямого доступа в память для обратной записи видеоданных – обеспечивает генерацию запросов в память для загрузки видеоданных из канала PIP в системную память. Имеет интерфейс AMBA® AXI Protocol v1.0. Содержит интерфейсные выходные буфера.

MVL_DECODER – преобразователь форматов представления цвета в канале основного видеослоя – видеоконтроллер поддерживает режимы телевидения стандартной и высокой четкости, при этом, обеспечивая перевод видеоизображения между ними, данные форматы цифрового телевидения имеют разные колориметрические характеристики. Данный блок выполняет преобразование формата YCbCr601 в YCbCr709 и наоборот с возможностью осуществления гамма коррекции.

MVL_SCALER (PIP_SCALER) – устройство масштабирования видеоизображения - осуществляет, как увеличение разрешения исходного изображения (upscaling), так и уменьшение (downscaling). Увеличение разрешения проводится по методу линейной интерполяции, уменьшение - выполняется методом усреднения по нескольким ближайшим точкам. Видеоконтроллер позволяет выполнять масштабирование изображения с произвольными значениями коэффициентов. Для устранения возможных искажений изображения при его масштабировании в системе может быть использован встроенный сглаживающий фильтр. Осуществляет преобразование форматов представления входной видеоинформации из форматов YCbCr 4:2:0 и YCbCr 4:2:2 во внутреннее представление YCbCr 4:4:4. Осуществляет симметричную обрезку изображения по вертикали и горизонтали.

LINE_DROPPER – устройство отбрасывания строк, преобразует прогрессивное видеоизображение, поступающее с устройства масштабирования в чересстрочное.

DMA_OSD_RD X – контроллер прямого доступа в память для чтения графических данных для OSD – обеспечивает генерацию запросов в память для загрузки графических данных в канал OSD слоя. Имеет интерфейс AMBA® AXI Protocol v1.0.

OSD_DECODER - преобразователь форматов представления цвета в канале графического слоя с возможностью осуществления гамма коррекции. Внутренним форматом представления цвета в видеоконтроллере является формат YCbCr 4:4:4, поэтому входные данные графического слоя, представленные в форматах (A)RGB необходимо преобразовать в YCbCr601 4:4:4 (при работе в режиме телевидения стандартной четкости), или YCbCr709 4:4:4 (в режиме телевидения высокой четкости). При этом значение прозрачности выносится в отдельный канал и подается на блок наложения и позиционирования видеослоев.

MIXER – блок наложения и позиционирования видеослоев. Данный блок реализует совмещение слоев видеоизображения: основного и вспомогательного видеослоев, PIP, графических слоев и фонового слоя (задаваемого в регистрах видеоконтроллера). Осуществляет встраивание результирующего изображения во временную развертку, генерируемую генератором временных разверток.

Video Timing Generator – генератор временных разверток обеспечивает генерацию сигналов в соответствии со стандартами ITU-R BT.656 и EIA/CEA-861-B, а также разверток для вывода 3D видео в соответствии со спецификацией HDMI 1.4а.

Разработанный видеоконтроллер и методы обработки цифровых видеоизображений были апробированы и реализованы в СБИС К1879ХБ1Я Декодера цифрового телевизионного сигнала стандартной и высокой четкости для цифровых телевизионных приемников стандартной и высокой четкости, предназначенной для декодирования телевизионных сигналов спутникового, наземного и кабельного вещания, а также IP-телевидения, разработки и производства ЗАО НТЦ «Модуль».

Литература

[1] М. Симонов, А. Лейбов, Ю. Шавдия Переход на цифровое телевизионное вещание в Российской Федерации // Электроника: Наука, Технология, Бизнес. - 2007. - №8. - С. 20-27.

[2] П.А. Шевченко, А.В. Шкуренко Декодер цифрового телевизионного сигнала высокой четкости: система на кристалле // Электроника: Наука, Технология, Бизнес. - 2007. - №8. - С. 62-66.

[3] К. Быструшкин Современная элементная база для аналого-цифровых телевизоров TV/DVB // Электронные компоненты. - 2002. - №6. - С. 1-4.

[4] П.А. Шевченко Платформа для разработки СБИС декодера ТВ-сигнала // Электроника: Наука, Технология, Бизнес – 2010 - №3 – С. 60-65.

[5] П.А. Шевченко СБИС декодера цифрового телевизионного сигнала. Технология разработки // «Проблемы разработки перспективных микро- и наноэлектронных систем – 2010 (МЭС-2010)» Сборник трудов под общ. ред. академика РАН А.Л. Стемпковского. – М.: ИППМ РАН, 2010. – С. 320-325
DESIGN OF THE HD VIDEO DISPLAY UNIT IP FOR DIGITAL TELEVISION
Yankevich E., Gruzdev A., Zaletov V., Sevryukov V., Slovick A.
RC “Module”
This article provides a brief description of the HD Video display unit (VDU) IP designed by RC Module. VDU is designed for use in the SoC with AXI system bus and can be used in digital cameras, camcorders, DVD-players, set-top boxes and digital TVs.

The VDU is designed to form a video signal across the entire spectrum of television resolution, up to HD, supports hardware overlay layers of graphics and menus on the main video with programmable transparency, allows scale the video with arbitrary coefficients for vertical and horizontal, supports PIP (picture-in-a-picture), supports the transmission of stereoscopic video in 3D according to the specifications of HDMI 1.4a.

The article describes the main aspects of the development of the VDU IP block and the algorithms used in image processing.

